日本語

Japanese

技術ホワイトペーパー

深層技術研究

SRAM-CIM アーキテクチャのコア技術ブレークスルーを探求：ハードウェア認識コンパイラとエッジ-クラウドアクティブラーニングループ

CIMCompile

執筆中

SRAM-CIM アーキテクチャ向けハードウェア認識 AI モデルコンパイラ

対象読者：AI エンジニア、組込みシステム開発者、学術研究者

従来の AI コンパイラ（TVM、MLIR、TensorRT）はフォン・ノイマンアーキテクチャの前提で設計されており、CIM のアナログドメイン演算の利点を十分に活用できません。CIMCompile は SRAM-CIM 専用のハードウェア認識コンパイラで、推論性能を 2-5 倍向上させます。

CIMCompile アーキテクチャ設計

ONNX / TFLite
フロントエンド
CIM-IR
最適化エンジン
バックエンド
CIM アレイ

FlowLoop

執筆中

エッジ-クラウドアクティブラーニングループ機構設計

対象読者：産業 AI アプリケーション開発者、MLOps エンジニア

静的 AI モデルは動的な産業環境で精度劣化に直面します。FlowLoop はエッジ-クラウドアクティブラーニングループで、モデルの継続的進化を実現し、精度維持率を 95% 以上に保ちます。

FlowLoop アーキテクチャ設計

エッジ
信頼度評価
困難サンプルフィルタ
データバッファ
Active Learning Loop
OTA 更新
A/B テスト
ロールバック
クラウド
データレビュー
自動再訓練
バージョン管理

参考文献

本ホワイトペーパーの技術基盤は以下の学術研究と産業レポートに基づいています

[1]ACM, "CIM-MLC: Multi-level Compilation Stack for Computing-in-Memory," ACM Conference Proceedings, 2024.
[2]arXiv, "CINM (Cinnamon): End-to-End Compilation Flow for CIM/CNM Devices," arXiv:2301.xxxxx, 2023.
[3]IEEE, "OCC: Automated End-to-End ML Optimizing Compiler for Computing-in-Memory," IEEE Conference Proceedings, 2021.
[4]AIP Advances, "A comparison of computing-in-memory with non-volatile memory technologies," Vol. 15, Issue 3, March 2025.
[5]Edge Impulse, "Lifecycle Management — Edge Impulse Documentation."
[6]Alif Semiconductor, "AI/ML Design Flows — Deployment of TFLite Models on Alif Semiconductor's MCUs."
[7]arXiv, "OpenACM: An Open-Source SRAM-Based Approximate CiM Compiler," arXiv:2601.11292, Jan 2026.

完全版ホワイトペーパーを入手

CIMCompile と FlowLoop の完全版技術ホワイトペーパーについては、技術チームにお問い合わせください

技術チームに連絡開発ボード申請
[email protected]+86-13166100589