FFI8805 內建 CIM Array 結合 FPGA Gateway 與電力電子核心，實現毫秒級智慧異常辨識與狀態估測
本整合方案將 CIM 的 AI 運算能力引入電力邊緣端，在不犧牲硬即時保護安全性的前提下，實現毫秒級的智慧化異常辨識與狀態估測。
核心設計原則：分層明確、技術互補、安全優先 — 點擊各層展開詳細技術資訊
站控/主站 SCADA/EMS + CPU 資產健康/趨勢分析
負責模型發佈、監控遙測與 MMS 報告，非硬即時通訊
CIM 加速器執行故障辨識/狀態估測 (Batch=1, 低延遲)
輸出建議、分數或估測值，不直接執行跳脫動作。權重常駐晶片 (Model-in-Chip)
電力電子核心 PWM/閉迴路控制 + FPGA/IED 快速跳脫/安全閘
μs 級閉迴路控制、過流/過壓/短路硬體保護、門極驅動與快速關斷
電力系統控制保護架構中的「快即時層」，負責在 0.5–10 ms 週期內執行高效推論與狀態估測
| 運算精度 | BF16/FP16 |
| 推論延遲 | WCET ≤ 100 μs |
| 端到端延遲 | ≤ 300 μs |
| 記憶體架構 | Model-in-Chip (Cache-less) |
| 互連介面 | CXL/PCIe Gen5 |
x[FEATURE_DIM] → CIM Core → y_score / ood_score / confidence整合 CIM Array 的邊緣推論模組，負責銜接電力電子高速 I/O 與上層控制系統
| FFI8805 Mini | 288KB CIM Array (1152×256 bits) |
| FFI8805 Pro | 576KB CIM Array (1152×256 bits) |
| 通訊協定 | IEC 61850 SV/GOOSE |
| 對時機制 | PTP (IEEE 1588) |
負責 μs 級電壓/電流取樣與 PWM 生成，發生嚴重故障時直接觸發硬體保護
端到端延遲超過控制週期，導致閉迴路控制失效
Cache-less/TCM 架構消除 Cache Miss；LOW_JITTER_MODE 固定排程
SV 封包抖動或遺失，時間戳偏差影響相量測量
IEEE 1588 PTP 硬體打點；PRP/HSR 網路冗餘與 Quality Flags
密閉機箱內溫度過高導致降頻或熱當機
10–30W TDP 最佳化設計；S1–S4 降級狀態機主動節流
FPGA 與 CIM 間資料搬移延遲高或資料競爭
CXL 共享記憶體 (Zero-Copy)；Ring Buffer 明確 Memory Barrier
AI 模型誤判或硬體故障導致保護誤動作
FPGA 安全閘最終裁決；WDT/ECC/模型簽章驗證
fault_type, confidence, ood_scoreestimated_state[N], topology_errorthd_score, transient_event_iddevice_health, predictive_alertBatch-1 架構與 Model-in-Chip 設計，滿足 1–10 ms 快即時層需求，消除快取抖動
降級狀態機、WDT/ECC/CRC 防護，搭配品質旗標與 OOD 偵測，避免誤動作風險
CXL/PCIe 標準介面 + Ring Buffer 協定，MMIO/IRQ 機制與既有站控/IED 系統完美相容
10–30W CIM 功耗設計，適合被動散熱的變電站所或路側機櫃部署環境
關於 FFI8805 在電力系統中的應用，以下是客戶最常詢問的技術問題
推動 FPGA 與 CIM 的異質封裝整合，進一步縮短互連延遲並降低功耗
建立完整 MLOps 流程，包含模型簽章驗證、灰度發布與自動回退機制
擴展至 PMU/WAMS 邊線事件摘要，實現資產健康評估與廣域跨站協同防禦