技术白皮书

深度技术研究

探索 SRAM-CIM 架构的核心技术突破：硬件感知编译器与边缘-云端主动学习闭环机制

CIMCompile

撰写中

面向 SRAM-CIM 架构的硬件感知 AI 模型编译器

目标读者：AI 工程师、嵌入式系统开发者、学术研究者

传统 AI 编译器（TVM、MLIR、TensorRT）基于冯诺依曼架构假设设计，无法充分发挥 CIM 架构的模拟域运算优势。CIMCompile 是专为 SRAM-CIM 架构设计的硬件感知编译器，通过四层编译架构实现模型到 CIM 阵列的最优映射，将推理性能提升 2-5 倍。

CIMCompile 架构设计

ONNX / TFLite
前端解析
CIM-IR
优化引擎
后端映射
CIM 阵列

FlowLoop

撰写中

边缘-云端主动学习闭环机制设计

目标读者：工业 AI 应用开发者、MLOps 工程师

静态 AI 模型在动态工业环境中面临精度衰减问题。FlowLoop 是一套边缘-云端主动学习闭环机制，通过边缘端信心度评估、困难样本筛选与云端自动再训练，实现模型的持续进化。

FlowLoop 架构设计

边缘端
信心度评估
困难样本筛选
数据缓冲区
Active Learning Loop
OTA 更新
A/B 测试
回滚保护
云端
数据审核
自动再训练
版本管理

参考文献

本白皮书的技术基础参考了以下学术研究与产业报告

[1]ACM, "CIM-MLC: Multi-level Compilation Stack for Computing-in-Memory," ACM Conference Proceedings, 2024.
[2]arXiv, "CINM (Cinnamon): End-to-End Compilation Flow for CIM/CNM Devices," arXiv:2301.xxxxx, 2023.
[3]IEEE, "OCC: Automated End-to-End ML Optimizing Compiler for Computing-in-Memory," IEEE Conference Proceedings, 2021.
[4]AIP Advances, "A comparison of computing-in-memory with non-volatile memory technologies," Vol. 15, Issue 3, March 2025.
[5]Edge Impulse, "Lifecycle Management — Edge Impulse Documentation."
[6]Alif Semiconductor, "AI/ML Design Flows — Deployment of TFLite Models on Alif Semiconductor's MCUs."
[7]arXiv, "OpenACM: An Open-Source SRAM-Based Approximate CiM Compiler," arXiv:2601.11292, Jan 2026.

获取完整白皮书

联系我们的技术团队，获取 CIMCompile 与 FlowLoop 的完整技术白皮书

联系技术团队申请开发板
[email protected]+86-13166100589